(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平5-167042

(43)公開日 平成5年(1993)7月2日

(51) Int. Cl. ⁶ HO1L 27/112 G11C 17/12	識別。記号	庁内整理番号	FI		技術表示箇所			
		8831-4M	H01L 27/10		433			
•		9191-5L	G11C 17/00		304	В	•	٠
			審	查款	未請求	請求項の	数2	(全8頁)
(21)出願番号	特願平3-332	(71)出願人 000003078 株式会社東芝 神奈川県川崎市幸区堀川町72番地 (72)発明者 岩 瀬 平 神奈川県川崎市幸区堀川町580番1号 株式会社東芝半導体システム技術センター 内						
(22) 出願日	平成3年(199							
			(74)代理人		佐藤	一雄(ダ	外3名)	


(54) 【発明の名称】読出専用メモリ

(57)【要約】

【目的】 マスクROMのチップサイズを小型にし、メインビット線及び仮想グランド線の配線容量を減少して、大容量かつ高速な読出動作を実現する。

【構成】 メインビット線及び仮想グランド線間には3本のビット線が存在し、これによってメインビット線及び仮想グランド線間にはワード線方向に2つのメモリトランジスタ列が形成される。このため、メインビット線及び仮想グランド線をジグザグに配線せずとも、ビット線とメインビット線間、あるいはビット線と接地線間の接続を断続するトランジスタを適切にオンオフ制御することにより所望のメモリセル列の選択が可能となる。

【効果】 メインビット線及び仮想グランド線を直線状に配置することが可能となる。



1

【特許請求の範囲】

【請求項1】平行な4本を単位グループとして繰り返し 配列された複数のビット線と、

前記ピット線と直交する複数のワード線と、

前記ビット線及び前記ワード線の交差部をソース及びドレイン領域とし、前記交差部に挟まれる部分をチャネル 領域とするメモリセルトランジスタ群と、

前記単位グループの第1及び第3のビット線の順方向側端と第2のビット線の一端とがトランジスタを介して接続される複数のメインビット線と、

前記単位グループの第3のビット線の逆方向側端及び第4のビット線の一端と、次単位グループの第1のビット線の逆方向側端とがトランジスタを介して接続される複数の仮想接地線と、

を基本となる記憶領域に備えることを特徴とする読出専 用メモリ。

【請求項2】前記ビット線はN・拡散層により形成されることを特徴とする請求項1記載の読出専用メモリ。 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、いわゆるマスクROM(Read OnlyMemory)に関し、特に、NOR型マスクROMに関する。

[0002]

【従来の技術】大容量のマスクROMのメモリセルとして、メモリセルのソース、ドレインをN・拡散層により形成し、このN・拡散層と直交するようにワード線を配置したNOR型マスクROMが使用されるようになっている。

【0003】図8及び図9は、このようなマスクROMのメモリセルアレイの回路構成例及びメモリセルアレイの平面図を示している。

【0004】同図において、上下方向に配設されたビッ ト線1はN'拡散層、左右方向に配設されたワード線2 はポリサイドによって形成される。ビット線1とワード 線2か交差するように配置され、交差部にMOSトラン ジスタのソース及びドレイン領域、該交差部の間に該M OSトランジスタのチャネルが形成されるフラットセル 3はNOR型構成である。フラットセル3は、チャネル への不純物拡散量の相違等の手法により、セルが保持す べき情報ビットに対応して所定のゲート電圧により導通 し、あるいは非導通となるようになされる。フラットセ ルはN'拡散層をピット線としているので、これの抵抗 及び接合容量が大きくなるため、図示しないバンク選択 回路構成を用いてこれらを大幅に低減することにより、 フラットセルの特徴であるNOR型を生かし、高速読み 出しを可能としている。各バンクは、ビット線1の両端 に夫々接続された偶数バンク選択トランジスタ4及び奇 数パンク選択トランジスク5と、16本のワード線WL 。~W L 、を夫々ゲート電極とした 16個のメモリセル 50

により構成されており、メモリアレイはビット線1方向 に256バンクに分割されている。ビット線1は、バン ク選択トランジスタ4及び5を介してA1(アルミニウ ム) で形成された主ビット線6に接続されている。主ビ ット線6の下方端部はコラム選択線CSによって制御さ れるコラム選択トランジスタ13を介してセンスアンプ 14に接続される。仮想グランド線7もA1で形成され ており、バンク選択トランジスタ4及び5を介してメモ リセルトランジスタ3のソースに接続される。仮想グラ ンド線7の下方端部はコラム選択トランジスタ13及び 10 仮想グランド選択線VSによって制御される仮想グラン ド選択トランジスタ15を介して接地される。主ビット 線6と仮想グランド線7は隣り合うように配置されてい る。メモリセルは偶数コラム8、奇数コラム9のどちら かに属し、ビット線1の両端のバンク選択トランジスタ 4及び5を切り換えることにより、偶数コラム8、奇数 コラム9の選択を行うことができる。

【0005】例えば、偶数コラムの読み出しは、偶数コ ラムバンク選択線10と、1本のワード線、例えばWL 20 15 が選択されると共に「Hi」レベルとなり、メモリセ ル3 つソース・ドレインがA1の仮想グランド線7及 び主ビット線6に接続される。このとき、奇数コラムバ ンク選択線11が、「Lo」レベルとなって奇数コラム バンク選択トランジスタ5はオフになっている。 奇数コ ラムのメモリセル3…等のゲートにもワード線WL1.6に よって「Hi」レベルが印加されるが、奇数コラムのメ モリセルのソース・ドレイン間はオン状態の偶数コラム バンク選択トランジスタ4を介して短絡されており、メ モリセル3' はオフになっている。従って、バンクiの 偶数コラムバンク選択線10と、ワード線WL.,が選択 されると、メモリセル3~を通過する電流の有無によっ て、メモリセル3~に記録された内容がセンスアンプ1 4 に読み出される。 奇数コラムのメモリセルを読み出す 場合も同様にして行える。

【0006】上述したように主ビット線6及び仮想グランド線7はA1線により形成され、偶数コラム及び奇数コラムの選択が行えるように配置されたAI-N・拡散コンタクト12を結びながら、コラム方向においてジグザグに配線される。A1ラインピッチはN・拡散ビット線ピッチの2倍あり、AI間スペースが十分確保出来るため、AI間ショート及びカップリングノイズを大幅に減少できる構成となっている。

[0007]

【発明が解決しようとする課題】しかしながら、従来の構成では、メインビット線と仮想グランド線間に形成されるメモリセル列は2本のビット線による、1/2列、1列、1/2列である。メモリセルがワード線方向に1個分ずれているため、この分だけ、チップサイズが大きくなる。これは、メモリセルアレイの分割数を多くするほど影響が大きく、大容量のマスクROMにとって不具

合である。また、AIのメインビット線及び仮想グランド線が偶数列及び奇数列のメモリセルを選択するべくジグザグに曲がって配線されているために、その分だけ配線容量が増し、読み出しの高速化に不利である。

【0008】よって、本発明は、チップサイズを抑制し、メインビット線及び仮想グランド線のジグザグな配線を回避して大容量かつ高速な読出動作を実現し得る読出専用メモリを提供することを目的とする。

[0009]

【課題を解決するためのの手段】上記目的を達成するた 10 め本発明の読出専用メモリは、平行な4本を単位グループとして繰り返し配列された複数のビット線と、上記ビット線及び前記ワード線の交差部をソース及びドレイン領域とし、上記交差部に挟まれる部分をチャネル領域とするメモリセルトランジスタ群と、上記単位グループの第1及び第3のビット線の順方向側端と第2ビット線の一端とがトランジスタを介して接続される複数のメインビット線と、上記単位グループの第3のビット線の逆方向側端及び第4ビット線の一端と、次単位グループの第1のビッ 20ト線の逆方向側端とがトランジスタを介して接続される複数の仮想接地線と、を基本となる記憶領域に備えることを特徴とする。

[0010]

【作用】上記の構成とすることにより、メインビット線及び仮想グランド線間には3本のビット線が存在し、これによってメインビット線及び仮想グランド線間にはワード線方向に2つのメモリトランジスタ列が形成される。このため、メインビット線及び仮想グランド線をジグザグに配線せずとも、ビット線とメインビット線間、あるいはビット線と接地線間の接続を断続するトランジスタを適切にオンオフ制御することにより所望のメモリセル列の選択が可能となる。

[00.11]

【実施例】図1は、本発明のマスクROMの実施例を示しており、ROMの1バンク相当部分の等価回路を示している。図1に示された等価回路図において図8と対応する部分には同一符号を付し、共通する周囲の回路の記載は省略している。

【0012】同図において、複数のバンクに亘るメイン 40 ビット線・・・、61、61、・・・・と仮想グランド線・・・・、7。・・・か交互に配置される。メインビット線61、の上方接続点121。 間には、ビット線111がコラム選択トランジスタQ11及びQ11を介して接続される。メインビット線61の上方接続点121。 間には、ビット線111がコラム選択トランジスタQ11及びQ11を介して接続される。仮想グランド線71の下方接続点121を介して接続される。仮想グランド線71の下方接続点12、とメインビット線61の上方接続点12、 間には、ビット線111がコラム選択トランジスタQ11 50

及びQ.,を介して接続される。メインビット線6.の上 方接続点12,と図示しない仮想グランド線7,の下方 接続点12. 間にはビット線1,,がコラム選択トランジ スタQ1、及びQ1、を介して接続される。ビット線111及 びビット線1:・間にはMOSトランジスクM。、及びM。2 が直列に接続され、両トランジスタ同士の接続点とメイ ンピット線6、の下方接続点12、はコラム選択トラン ジスタQ.,を介して接続される。ビット線1,,及びビッ ト線1. 間にはMOSトランジスタM. 、及びM. 、が 直列に接続され、両トランジスタ同士の接続点と仮想グ ランド線7,の上方接続点12.はコラム選択トランジ スタQ11を介して接続される。ビット線111及びビット 線1,,間にはMOSトランジスタM。,及びM。か直列に 接続され、両トランジスタ同士の接続点とメインビット 線6. の下方接続点12. はコラム選択トランジスタQ ,, を介して接続される。コラム選択トランジスタ Q., ~ Q」、の各ゲートは選択線S1に接続されてオンオフ制御 される。コラム選択トランジスタQ、1~Q、1の各ゲート は選択線S2に接続されてオンオフ制御される。

【0013】ビット線111~111は1つの単位グループを、ビット線111~111は次の単位グループを構成する。このような縦方向の配線がメモリ容量に応じて繰り返して配列される。

【0014】このビット線11、~11、と直交するように バンクiの記憶容量に対応した数のワード線WL。~W L,,が配置される。ビット線とワード線とが交差する領 域にはメモリセルとしてMOSトランジスタMal~M :・・ が配置される。すなわち、ビット線11.及び11.間 に並列にトランジスタMax、Max、Max、…、Max、が 接続される。ビット線1..及び1..間に並列にトランジ スタ M_{i} 、 M_{i} 、 M_{i} 、 M_{i} 、 \cdots 、 M_{i} が接続される。ビッ ト線1.:及び1.:間に並列にトランジスタM。:、M.:、 M.,、…、M., か接続される。同様にして、ビット線 1,,~1,,相互間にトランジスタM。,~M,,, が接続さ れる。行列状に配置されたトランジスタMol~Molic の 第1行のトランジスタM。」~M。」の各ゲートはワード線 WL。に接続される。ワード線WL、は第2行のトラン ジスタ群の各ゲートに接続される。同様に、ワード線W L. ~WL, は夫々第3行~第16行のトランジスタ群 の各ゲートに接続される。これらのトランジスタによる メモリセル3はNOR型構成であり、プログラム情報に 応じてゲートに印加される所定電圧に対してトランジス タの導通、非導通が設定される。その他の構成は従来構 成と同様であるので説明を省略する。

【0015】このように、各メインビット線には上方及び下方接続点により3本のビット線が接続され、各仮想グランド線にも上方及び下方接続点により3本のビット線が接続される。また、メインビット線の上方接続点及び仮想グランド線の下方接続点間はビット線により接続される。別言すれば、1本おきのビット線111、111、

40

11、…によって仮想グランド線の下方接続点12。及びメインビット線の上方接続点12、間、メインビット線の上方接続点12、及び仮想グランド線の下方接続点12、及びメインビット線の上方接続点12、間、…間は夫々接続される。また、メインビット線に近接するビット線11、11、…は夫々メインビット線6、6、、…に接続される。仮想グランド線に近接するビット線11、11、には夫々ダインビット線6、6、、…に接続される。仮想グランド線に近接するビット線11、11、…は夫々仮想グランド線7。、7、、…に接続される。

【0016】次に、メモリセルからの情報の読み出しについて説明する。上述した構成において、複数の仮想グランド線のうち1本、例えば仮想グランド線7、を「Lo」、選択線S1を「Lo」、選択線S2を「Hi」とする。ワード線はこのうち1本、例えばワード線WL11のみを「H」レベルとする。

【0017】こうすると、選択トランジスタ $Q_{11} \sim Q_{11}$ はオフ、選択トランジスタ $Q_{11} \sim Q_{11}$ はオンとなる。トランジスタ Q_{11} 及び Q_{11} が導通することにより、ビット線 1_{11} 及び 1_{11} 間に電圧が印加される。また、トランジスタ $M_{111} \sim M_{111}$ のゲートには「H」レベルが印加される。従って、トランジスタ $M_{111} \sim 0$ のみがソース・ドレイン間及びゲート・ソース間に電圧が印加される。こうして選択されたメモリセル $M_{111} \sim 0$ の通常のVth(約1[V])ならば同区中にOとして示すルートでメインビット線 $6_1 \sim 0$ から仮想グランド線 $7_1 \sim 0$ に電流が流れる。もし、選択されたメモリセル $M_{111} \sim 0$ Vthが高い($7\sim 8$ [V])場合には、電流は流れない。この電流は区际しないセンスアンプによって検出され、論理レベルに変換される。

【0018】また、メモリセルM、のデータを読み出す場合には、複数の仮想グランド線のうち仮想グランド線7、を「Lo」レベルとする。選択線S1を「Hi」レベル、選択線S2を「Lo」レベルとする。ワード線WL、のみを「H」レベルとする。こうして選択されたメモリセルM、が通常のVth(約1 [V])ならば、同図中に②として示されるルートでメインビット線から仮想グランド線に電流が流れる。もし、選択されたメモリセルのVthが高い(7~8 [V])場合には、電流は流れない。このようにして、メモリセルのデータを読み出すことができる。

【0019】図2は、上記等価回路をIC回路として形成した場合のメモリセルの平面図を示しており、対応する部分には同一符号を付している。

【0020】同図において、列方向に構成されたビット線111~115は、基板表面のN、拡散層により形成される。行方向に構成されたワード線20~215はポリサイドによって形成される。ビット線とワード線との交差部にMOSトランジスタのソース及びドレイン領域、該交差部の間に該MOSトランジスタのチャネルが形成される。例えば、このチャネルへの不純物拡散量によってス 50

レシホールド電圧 V thを設定することができる。このように形成されたメモリセル群はNOR型構成である。ビット線1,,及び1,,は夫々トランジスタQ,,及びQ,,を介してコンタクトホール12,によりA1のメインビット線6,に接続される。また、ビット線1,,はトランジスタQ,,を介してコンタクトホール12,によりメインビット線6,に接続される。ビット線1,,及び1,,は夫々トランジスタQ,,及びQ,、を介してコンタクトホール12,によりA1の仮想グランド線7,に接続される。また、ビット線1,,はトランジスタQ,,を介してコンタクトホール12,により仮想グランド線7,に接続される。例えば、ポリサイドで形成される選択線S1及びS2の斜線で示される領域には不純物イオン注入等によってチャネルカット領域が形成される。

【0021】図2から明らかなように、メインビット線6、、仮想グランド線7、ともに直線状に配置することができるため、A1の配線容量が小さくなり、また、ビット線のN°コンタクト領域も小さくなるため、読み出しの高速化に有利になっている。

【0022】図3は、本発明の第2の実施例を示しており、図1に示された回路と対応する部分には同一符号を付している。この実施例では、第1の実施例に対し、選択線1及び2を夫々上側及び下側に配置し、メインビット線6、の上方接続点12、、125、…において3本のビット線を接続している。また、仮想グランド線で接続している。このため、メインビット線及び仮想グランド線の接続点数が半減している。

【0023】この実施例で、例えばメモリセルMinの内容を読み出す場合には、仮想グランド線7、を「Lo」レベル、選択線S1を「Hi」レベル、選択線S2を「Lo」レベル、ワード線WL。を「Hi」レベルに設定する。すると、選択トランジスタQin及びQinがオンになり、ゲートがワード線WL。によってバイアスされたセルトランジスタMinのVthが低ければ導通して、図示の③のルートで読出電流が流れる。

【0024】このようにすると、選択されたメモリセルを流れる電流は上側から下側に流れるため、同図中の②及び④で示されるように選択されたメモリセルが異なっても電流経路の長さが等しく、N'拡散層によって形成されるドレイン・ソース部の抵抗の和はメモリセルの場所によらず常に一定になる。例えば、縦方向に16セルを1ブロックとすると、ドレイン・ソース部の抵抗の和は常に16セル分となる。この点、第1の実施例では、ドレイン・ソース部の抵抗の和はメモリセルの場所によって異なり、最大で32セル分となる。

【0025】従って、第2の実施例では1ブロックのメモリセル数を同じとした場合、ドレイン・ソースの寄生抵抗の影響が小さくなり、高速化に有利である。また、同じブロックのパターンを繰り返して大容量化するの

で、この方式では、32セルを1ブロックとした場合の 寄生抵抗が第1の実施例で16セルを1ブロックとした 場合と略同じとなり、32セルを1ブロックとすれば平 均メモリセルサイズを小さくできる。また、ビット線の コンタクト部の数が減るため高速化に有利である。

【0026】図4は、第2の実施例をIC回路として形 成した場合のメモリセルの平面図を示しており、図3に 示された等価回路と対応する部分には同一符号を付して いる。同図において、3本のビット線111、112及び1 」、とメインビット線6」とがコンタクトホール12。に 10 分ずらす必要がない。 よって接続され、3本のビット線11、11及び11と 仮想グランド線7」とがコンタクトホール12. で接続 されている。また、ビット線11,の一端のみがトランジ スタQ11を介してビット線111及び111に接続され、ビ ット線111の一端のみがトランジスタQ15を介してピッ ト線11.及び11.に接続される。これにより、コンタク トホールの数が少なくて済むことが分かる。この例にお いても選択線S1及びS2には図中の斜線で示されるチ ャネルカット領域が形成されている。

【0027】図5は、第3の実施例を示しており、図4 に示されたメモリセルの平面図と対応する部分には同一 符号を付している。 この実施例では、前述した第2の実 施例に対し、チャネルカット領域50を必要最小限の大 きさに小さくしている。こうすると、トランジスタのチ ャネル領域を大きくとれるためセル電流が大きくなって 好都合である。

【0028】図6は、第4の実施例を示しており、図5 に示されたメモリセルの平面図と対応する部分には同一 符号を付している。この実施例においては、上から2本 目の選択線S2下の選択トランジスタQu、Qu、…、 下から2本目の選択線51下の選択トランジスタQ..、 Q.、…、のソース及びドレインをLDD (Lightly De ped Drain) 横造としている。

【0029】図7は、LDD構造としたトランジスタQ ..の上下方向の断面図であり、N' 拡散層によって形成 されたピット線1,,はトランジスタQ,,のソース及びド レインとなっており、ポリシリコンによって形成された 選択線S2はゲートとなっている。まず、N'拡散層を 形成し、その後、ポリシリコンゲートをマスクとするセ ルフアラインプロセスによってN 拡散層を形成する。 LDD N のプロセスはメモリ回路の周辺回路を形成 するプロセスに用いられているので、このプロセスを利 用して上記選択トランジスタをLDD構造とすることが できる。これにより、チャネル長を短くして選択トラン ジスタを小形化し、回路パターンを縦方向に短くするこ とができる。

【0030】なお、上述した実施例では1層ポリシリコ

・ンをワード線に用いた場合について説明したが2層ポリ シリコンを用い1層目のポリシリコンと2層目のポリシ リコンを交互に配置した構造にすることも可能である。 こうすると、更に高密度化が可能になる。

【0031】こうして、一端がメインビット線に他端が 仮想グランド線に電気的に接続されるN' 拡散層をワー ド線方向に1本おきに配置する構成を採用することによ り、メインビット線及び仮想グランド線を直線状に配置 することが可能となり、従来例の如くメモリセルを1個

[0032]

【発明の効果】以上説明したように本発明によれば、従 来構成のように奇数及び偶数のメモリセル列を選択する ためにメモリセルを1個ずらし、多数のメインピット線 及び仮想グランド線の配線をジグザグに形成する必要が なく、メインビット線及び仮想グランド線の配線は共に 真直ぐ配線される。これにより、セルアレーのデッドス ペースがなく、チップサイズを小さくすることができ る。また、配線をジグザグに曲げる必要がないため、配 線容量は最小となり、ビット線のコンタクト部のN・拡 散層の面積も小さく出来るため、読み出しの高速化に有 利である。

【区面の簡単な説明】

【図1】本発明の読出専用メモリの等価回路を示す回路

【図2】図2に示された等価回路をIC回路として形成 した場合のメモリセル領域の配線構造例を示す平面図。 【図3】本発明の第2の実施例の等価回路を示す回路 図。

【図4】図3に示された等価回路をIC回路として形成 した場合のメモリセル領域の配線構造例を示す平面図。 【図5】第2の実施例を改良した第3の実施例のメモリ セル領域の配線構造例を示す平面図。

【図6】第3の実施例を改良した第4の実施例のメモリ セル領域の配線構造例を示す平面図。

【図7】選択トランジスタQ...の構造を示す断面図。

【図8】従来の読出専用メモリの例を示す等価回路図

【図9】図8に示された等価回路図をIC回路として形 成した場合のメモリセル領域の配線構造例を示す平面 図。

【符号の説明】

1. ビット線


2 ワード線


6 メインビット線

7 仮想グランド線

12 コンタクト

S1, S2 選択線





[図3]

